Новаторска полупроводникова технология, разработена от екипа на професор Cao Qing в Университета на Илинойс в Urbana-Champaign (UIUC), публикувана в Nature, представя монолитен 3D интеграционен подход, който може да разшири закона на Мур отвъд границите на традиционното транзисторно мащабиране.
Тъй като размерите на транзисторите се доближават до физическите бариери, наложени от квантовата механика – особено когато критичните размери се свиват под 1,5 нанометра – конвенционалната миниатюризация е изправена пред непреодолими предизвикателства от ефектите на квантово тунелиране, при които електроните изтичат през все по-тънки изолационни слоеве, причинявайки прекомерна консумация на енергия и логически повреди.
Индустрията на чипове вече се обърна към вертикалното подреждане като алтернатива. Настоящите комерсиални 3D чипове използват свързване между пластини и пластини със силициеви отвори (TSVs), но този подход страда от груба прецизност на подравняване (микрометрови спрямо нанометрови транзистори), редки вертикални връзки и ограничени слоеве за подреждане (обикновено 2–3).
Екипът на Cao решава основния температурен конфликт, присъщ на монолитната 3D интеграция. Традиционното производство на чипове изисква отгряване при почти 1000°C, за да се активират добавките, но металните връзки в долните слоеве се разграждат над 400°C. Пробивът разделя изцяло високотемпературните и нискотемпературните процеси.
Екипът използва a "донорска вафла" — без вериги — за отглеждане на ултратънък (под 10 нанометра) монокристален силициев филм при над 600°C с равномерно тежко легиране. Този филм след това се прехвърля в a "целева вафла" съдържащи предварително произведени вериги на долния слой при температури под 200°C, като се използва процес, подобен на ламиниране. Силиконовият филм пасва идеално на топографията на повърхността, като нанасяне на защитен филм на екрана.
От решаващо значение е, че екипът използва транзистори без преходни връзки – транзистори, при които източникът, каналът и дрейнът са всички от N-тип или изцяло от P-тип, елиминирайки необходимостта от PN преходи и последващо високотемпературно допинг. Цялото допиране се извършва върху донорната пластина преди трансфера.
Екипът успешно подреди три слоя от по 625 транзистора всеки, с вертикални метални свързващи канали, постигащи много по-висока прецизност на подравняване от конвенционалното свързване на пластини. Производственият добив достигна 98–100%, с производителност, еквивалентна на транзистори, произведени при 1000°C — и 3–4 пъти по-добри от други подходи за нискотемпературни 3D чипове, използващи алтернативни материали.
Изследването получи подкрепа от IBM, Intel и TSMC, три от най-големите компании за полупроводници в света. Екипът се готви да прехвърли технологията в търговски леярни за полупроводници за пилотно производство, което предполага, че монолитната 3D интеграция може да влезе в търговската реалност по-рано от очакваното.