Китайските компании за чипове с изкуствен интелект все повече се обръщат към технологията за 3D подреждане като стратегическа алтернатива на модернизираните процесни възли, тъй като индустрията се сблъсква с физическите ограничения на планарното мащабиране на чипове и ограничения достъп до водеща продукция под експортния контрол на САЩ.
Така наречената „стена на паметта“ — където честотната лента и капацитетът на паметта не могат да се справят с експоненциалния растеж на параметрите на AI модела — избута индустрията отвъд възможностите на масовите 2.5D технологии за пакетиране като CoWoS на TSMC. Тези равнинни решения са изправени пред фундаментални ограничения в ресурсите за маршрутизиране, плътността на интеграцията и намаляването на площта на чипа за натоварвания с AI с големи изчисления.
Няколко китайски компании за чипове сега активно преследват решения за 3D подреждане като конкурентен диференциатор. Tsingway разработва AI чипове от следващо поколение, използвайки 3.5D хетерогенно подреждане, комбинирайки реконфигурируеми изчислителни чиплети с вертикално подредена DRAM в пространствена архитектура „четирилентово изчисление плюс четирислойно съхранение“, която драматично подобрява пропускателната способност на данните и плътността на изчисленията. Suanmiao Technology разработи своя A4E TokenPU чип, включващ 8 слоя пластина за съхранение, вертикално подредени върху изчислителна логика, постигайки 16TB/s честотна лента на паметта чрез TSV и микро-бумп връзки. Lingchuan Technology, отделена от Kuaishou, изготви чип, използвайки изцяло местна 3D стекинг технология с пионерска 3D архитектура почти с памет, надграждайки своя чип SL200, който е продал почти 100 000 единици на компании, включително Alibaba Cloud, Baidu Cloud и Bilibili.
Архитектурата Zixuan на Unisplendour се съсредоточава върху 3D DRAM с цел от 30TB/s честотна лента на паметта и PNM изчислителен режим, близък до паметта, докато Intellifusion разработва чипове за изводи с 3D подредена памет за по-висока честотна лента и достъп с по-ниска латентност.
Въпреки че остават значителни предизвикателства — включително термичното управление за подредени матрици, надвишаващи 350 W, изискващи течно охлаждане, подобряване на добивите на хибридно свързване и ограничено вътрешно EDA оборудване за 3D дизайни — приемането на 3D подреждане представлява стратегическа промяна за китайските фирми за полупроводници, предлагайки път за повишаване на изчислителната производителност независимо от напредъка на процесния възел в ера на ограничен достъп до авангардно производство технология.