Член на борда на директорите на Huawei и президент на бизнеса с полупроводници Хе Тингбо актуализира документа за Закона на Дао (тау скалиране) на 3 юли, пускайки версия 2.0 на платформата ChinaXiv на Китайската академия на науките. Публикувана само 39 дни след презентацията на V1 на Международния симпозиум за схеми и системи през 2026 г. в Шанхай, новата версия добавя обширни инженерни детайли, измерени данни и продуктови пътни карти, според доклад на Economic Observer.
Документът V2 разкрива, че при 25 градуса по Целзий, чипът Kirin 2026, произведен на същия процесен възел като своя предшественик Kirin 9030 Pro, работи при 0,9 V срещу 1,1 V, постигайки 41% намаление на мощността при еквивалентни нива на производителност, заедно с 37,5% намаление на площта на матрицата и 5,6% по-ниска плътност на мощността. Тези печалби идват изцяло от архитектурни промени – дизайнът LogicFolding – без никаква нова литографска технология.
За първи път документът описва критичните параметри на процеса на LogicFolding. Ключов показател, наречен предавателно съотношение, измерва съотношението между стъпката на свързване на хибридно свързване и стъпката на маршрутизиране на горния метален слой. Високите предавателни отношения принуждават дизайнерите да вземат груби решения за това кои вериги на кой слой се поставят. He Tingbo уточнява, че предавателни отношения под 3 позволяват оптимизиране на по-малки нива на електрическа верига, докато съотношения, приближаващи се до 1, по същество карат две подредени пластини да се държат като два метални слоя върху една и съща матрица. Текущият Kirin 2026 използва хибридна стъпка на свързване от 1,5 микрона, с цел стъпка под 1 микрон и точност на наслагване в рамките на 0,5 микрона.
Huawei избра хибридно свързване на пластина към пластина пред последователна 3D интеграция, което рискува влошаване на производителността в устройствата на долния слой поради високотемпературна обработка. Документът също така разкрива пътни карти на Kirin до 2031 г.: Kirin 2026 и 2027 са записани, като Kirin 2028 и 2029 са в процес на предварително записване. Тактовите честоти на процесора скочиха от 2,75 GHz на 9030 Pro до 3,1 GHz на Kirin 2026 – 12% печалба за едно поколение спрямо по-малко от 6% за предходните три поколения взети заедно. Пътната карта цели 4,3 GHz до 2030 г. с плътност на транзисторите от 292 MTr/mm на квадрат и 5 GHz до 2031 г. с плътност над 400 MTr/mm на квадрат – еквивалентно на ниво на 1,4 nm процес.
За системите с изкуствен интелект документът описва как работят заедно три технологии: Unified Bus заменя множество комуникационни протоколи (PCIe, NVLink, Ethernet) с един протокол, компресира латентността между възлите от десетки микросекунди до приблизително 100 наносекунди. Hi-ONE използва оптични сигнали, за да замени медта, доставяйки 8 Tb/s на модул със 100-метров обхват. 3D Folding адресира структурното тясно място, където изчисленията се мащабират по площ, докато I/O мащабира по периметър, премествайки ресурси от ръбовете на чипа към повърхностите. Комбинирани, тези технологии са проектирани да осигурят над 100 пъти подобрение на хардуерната интеграция до 2035 г. Термалното управление използва CVD диамантени слоеве за разпръскване на топлина с канали за микрофлуидно течно охлаждане, поддържащи приблизително 300 W на квадратен сантиметър – три пъти повече от традиционните пасивни решения и около 2-3 години по-рано от очакваната времева линия на TSMC.